

➤ **Anmeldung zur TI-Klausur bis spätestens 27. August 2003 durch**

- Einwurf der Zulassungsbescheinigung in den Briefkasten „Technische Informatik“ im Untergeschoss des Informatik-gebäudes am Fasanengarten. Es handelt sich um den gleichen Briefkasten, in dem die Übungsblätter eingeworfen werden.

UND

- **On-line-Anmeldung auf der TI-Homepage**



Kapitel 5

➤ **Digitale Signalprozessoren**

- Aufbau eines digitalen Signalverarbeitungssystems
- Basisarchitektur digitaler Signalprozessoren

➤ **Mikrocontroller**



Digitale Signalverarbeitung

- Verarbeitung analoger Signale mit Methoden der Digitaltechnik
- Viele technische Lösungen sind erst mit der Entwicklung der digitalen Signalverarbeitung lösbar geworden:
 - Sprach- und Bildverarbeitung
 - Mustererkennung
 - Moderne Kommunikationstechnik (Mobile Telefone, ISDN, ...)
- Digitale Signalprozessoren (DSP) sind anwendungsorientierte Mikroprozessoren, die auf schnelle Berechnung mathematischer Reihenentwicklungen spezialisiert sind.



Digitale Signalprozessoren

- Stellen für die Signalverarbeitung typische Befehle → hohe Geschwindigkeit
- Verarbeitung von Signalen aller Art:
 - Herausfiltern von Störfaktoren, Aufbereitung der Signale
- Leichter Umgang mit Signalen im Zeit und Frequenzbereich
- Wann macht der Einsatz von DSPs Sinn?
 - Bei einfache Algorithmen und großen Datenmengen
 - Wenn der Stromverbrauch kritisch ist
 - Wenn der Platzbedarf der Hardware kritisch ist
 - Wenn die Entwicklungskosten nicht ausschlaggebend sind




DSP-Einsatzbereiche

- **Telekommunikationstechnik:** Modem, Fax, Videokonferenz, mobile Kommunikation, ISDN, Verschlüsselung
- **Konsumbereich:** Audiotechnik (CD, DVD, Musik-Synthesizer)
- **Signalverarbeitung:** Bildverarbeitung, Spracherkennung und Sprachverarbeitung, Optische Zeichenerkennung, Multimedia
- **Automobilbereich:** Antiblockiersystem, Antischlupfsystem, Motordiagnose, aktive Fahrzeugfederung, Motorregelung, Navigationshilfe, ...
- **Medizintechnik:** EKG, Computer- und Kernspin-Tomographie
- **Militär:** Radar, Sonar, Navigation, abhör-sichere Kommunikation
- **Mess- und Regelungstechnik:** Digitale Filterung, Spektralanalyse.



Aufbau eines digitalen Signalverarbeitungssystems



- Informationserfassung mittels Sensoren;
- Sensordaten durch Algorithmen der digitalen Signalverarbeitung verarbeiten
- Umwandlung der bearbeiteten Daten in ein analoges Signal




Aufbau eines digitalen Signalverarbeitungssystems

- Eingangsverstärker zur Verstärkung des Sensorsignals und dessen Umsetzung in den erforderlichen Spannungsbereich.
- Abtast-Halte-Glied zur periodischen Abtastung des Eingangssignals. Der abgetastete Wert wird innerhalb einer Abtastperiode konstant gehalten.
- Eingangsverstärker mit *Anti-aliasing-Filter* zur Beseitigung von hohen Störfrequenzen des Sensorsignals.
- Das Ausgangsverstärker sorgt für die Glättung des vom DA/Wandler kommende Signal (*Rekonstruktionsfilter*).




Analog/Digital Umwandlung



Abtasttheorem von Shannon muss beachtet werden.



Analog/Digital Umwandlung



Typische DSP Algorithmen

- **Fensterung:** Überführung eines zeitlich unbegrenzten in ein zeitlich begrenztes Signal
- **Fourierreihe:** Analyse und Bearbeitung periodischer, kontinuierlicher Signale im Frequenzbereich:

$$f(t) = \frac{a_0}{2} + \sum_k a_k \cos(k\omega_0 t + \alpha_k)$$

- **Diskrete Fouriertransformation (DFT):** Analyse und Bearbeitung zeitdiskreter Signale im Frequenzbereich:

$$X(k) = \sum_n x(n) \cdot \exp(-j \cdot 2\pi / N \cdot nk) \quad 0 \leq k \leq N-1$$
$$x(n) = \sum_k X(k) \cdot \exp(j \cdot 2\pi / N \cdot nk) \quad 0 \leq n \leq N-1$$



Typische DSP Algorithmen

- **Schnelle Fouriertransformation (FFT):** Realisiert einen Algorithmus zur schnellen Berechnung der DFT:

$$X(k) = \sum_r x(2r) \cdot \exp(-j \cdot 2\pi / M \cdot r \cdot k) + \exp(-j \cdot 2\pi / N \cdot k) \cdot \left[\sum_r x(2r+1) \cdot \exp(-j \cdot 2\pi / M \cdot r \cdot k) \right]$$

- **Filter:** Veränderung eines Signals im Frequenzbereich.
 - Hoch- und Tiefpaßfilter
 - *Infinite Impulse Response* (IRR-Filter)
 - *Finit Impuls Response* (FIR-Filter)
- **Diskrete Cosinus-, Wavelet-Transformation, ...**



Typische DSP Algorithmen

- **Algorithmen der digitalen Signalverarbeitung (DSV) basieren auf kombinierten Multiplikations- und Additionsoperationen:**
 - Zwei Werte werden miteinander multipliziert und deren Produkt zu dem Ergebnis der vorherigen Multiplikationen addiert.
 - Die Teilsummen müssen nicht nach jeder Addition in den Speicher abgelegt werden.
 - Viel effizienter ist es, wenn diese Summen in einem Register zwischengespeichert werden, auf das schnell zugegriffen werden kann. ➔ Eine Architektur, die mit zwei Operanden-Datenbussen auskommt




Basisarchitektur von DSPs

- Typische Bus- und Speicherstrukturen für DSPs
- Gebräuchliche Zahlenformate
- Rechenwerke
- Daten-Adresswerke
- Steuerwerk



Typische Bus- und Speicherstrukturen für DSPs



Typische Bus- und Speicherstrukturen für DSPs

- **Harvard-Architektur:** Flaschenhals beim Datenzugriff wird durch doppelte Busstruktur entschärft.
- **Super-Harvard-Architektur:** Intern dreifach ausgelegtes Bus- und Speichersystem. Wurde vom DSP-Hersteller *Analog Devices* entwickelt und wird inzwischen von den meisten DSP-Herstellern übernommen.
 - Datenspeicher ist in getrennte Blöcke aufgeteilt, auf die über verschiedene Daten-Bussysteme (XDB, YDB) und Adress-Bussysteme (XAB, YAB) gleichzeitig zugegriffen werden kann.
 - Ausführbare Programme in einem separaten Programmspeicher mit eigenem Bussystem (PDB, PAB).
 - Kommunikation mit der Peripherie über globale Daten- und Adressbusse (GDB, GAB)



Typische Bus- und Speicherstrukturen für DSPs

- Gleichzeitige Adressierung der Speicher erfordert mehrere getrennte Adresswerke
- Der externe Speicher wird über ein Bussystem an die internen Busse gekoppelt.
- DSPs mit einem Programmbussystem und drei Datenbussysteme
 - In einem einzigen Taktzyklus zwei Operanden über zwei getrennte Datenbusse holen, Ergebnis über den dritten Datenbus ablegen.
 - Genaue Zeitbedingungen müssen beachtet werden, um „exakt“ gleichzeitige Lese-/Schreibzugriffe auf die gleiche Speicherzelle zu vermeiden.



- Wird der DSP als Coprozessor eingesetzt, so verfügt er über eine parallele Host-Schnittstelle. Diese erlaubt die Steuerung des DSPs durch den Haupt-Mikroprozessor



Gebräuchliche Zahlenformate

- Erste DSPs verarbeiteten nur Festkommazahlen, da Fließkommazeichen nicht schnell genug waren. Heute können viele DSPs auch mit Fließkommazahlen rechnen.
 - Gleitkomma-DSPs sind von der Struktur her einfacher zu realisieren
 - Gleitkomma-DSPs sind nicht unbedingt schneller oder genauer als Festkomma-DSPs
 - Gleitkomma-DSPs sind wegen der aufwendigeren Rechenwerk teurer!
- Am weitesten verbreitet sind Festkomma-DSPs mit einer Wortlänge von 16 Bit.



Rechenwerke

- Zur Realisierung von Algorithmen der DSV werden hauptsächlich Additionen und Multiplikationen durchgeführt.
- Algorithmen sind meist rekursiv:

$$S(n) = a(n) \cdot b(n) + S(n-1) \quad S(n) = 0 \quad \forall n < 0$$


\downarrow \downarrow \downarrow

Teilsumme Faktoren im Teilsumme
im Zyklus n Zyklus n im Zyklus n-1

- Zur Realisierung eignet sich eine Struktur, die aus einem schnellen parallelen Multiplizierer mit nachgeschaltetem Akkumulator besteht (**MAC: Multiplier-Accumulator**)




Grundstruktur eines Festkomma-DSP-Rechenwerks



Struktur des Rechenwerks moderner DSPs

In modernen DSPs sind ALU, Multiplizierer und Barrel-Shifter als parallel arbeitende Einheiten mit getrennten Zugriffspfaden zu einem Multiport-Registersatz ausgelegt.




Daten- Adresswerke

- DSPs können in einem Taktzyklus (wenigstens) einen neuen Befehl und zwei Operanden laden → **Unabhängig und parallel arbeitende Adresswerke sind notwendig**
 - „Normales“ Adresswerk zur Selektion des nächsten Befehls
 - (Zwei) Operanden-Adresswerke, die als Daten-Adressgeneratoren (DAG) bezeichnet werden.
 - Bestehen aus einer ALU, die ganzzahlige Werte verarbeiten kann mit eingeschränktem Befehlsvorrat.
 - Spezielle Adressierungsarten für eine schnelle Ausführung von DSP-Algorithmen → DAG verfügt über einen relativ umfangreichen Registersatz zur Speicherung der benötigten Adressen, Offsets, ...
 - Kein Zugriff auf die Datenpfade und Register des Daten-Rechenwerks



Aufbau eines DAGs




Aufbau eines DAGs

- Register mit speziellen Funktionen:
 - Basis-Adressregister: Anfangsadresse eines Speicherbereichs
 - Längenregister: Größe des Speicherbereichs
 - Indexregister: Selektion eines Datums im Speicherbereich
 - Modifizierregister: beschreibt die Adressierungsart
- Spezielle Adressierungsarten (Bitreverse Adressierung, Ringpuffer-Adressierung) in Hardware zur automatischen Generierung von Adressen ohne dabei die ALU einzubeziehen.



Beispiel zur Ringpuffer-Adressierung




Nächste Adresse:

$$I_i^* = B_i + ((I_i + M_i) - B_i) \text{ modulo } L_i$$



Aufbau eines DSP- Steuerwerks



Komponenten des Steuerwerks

- Zentrale Komponente ist eine **Programmsteuerung** mit Befehlsregister und Befehlszähler
- DSPs sind aus Geschwindigkeitsgründen nicht mikroprogrammiert sondern „fest verdrahtet“
- **Interruptsteuerung**: Liefert keine Interrupt-Vektornummer, sondern überträgt selbst die Startadresse für die Interruptroutine in den Programmzähler
- Kleiner **Hardware-Stack** auf dem Prozessorchip
- Bei Verzweigungen und Sprüngen wird die Zieladresse von einem **DAG** erzeugt




Komponenten des Steuerwerks

- **Schleifen-Hardwaresteuerung**: Häufig auftretende Schleifen (fast) werden ohne zusätzlichen Befehlsaufwand so schnell wie lineare Befehlsfolge abgearbeitet (*Zero-Overhead Loop*)
 - Durch Software verwaltete Schleifen benötigen relativ lange Ausführungszeit
 - Nach dem Dekodieren von Schleifenbefehle wird die in ihnen angegebene Befehlsadresse als Schleifen-Endadresse in einem Schleifen-Endadressregister geschrieben.
 - Der inzwischen inkrementierte PC zeigt auf den ersten Schleifenbefehl und wird in einem Schleifen-Anfangsadressregister geladen.
 - Steuereinheit vergleicht während der Ausführung den Inhalt des PC mit der Schleifen-Endadresse



ADSP-218x von Analog Devices




ADSP-218x von Analog Devices


- Ein-Chip-Signalprozessor, d. h. alle Komponenten sind auf dem Chip integriert
- Taktfrequenz von 75 MHz
- Eine Instruktion in jedem Taktzyklus
- Intern unvollständige Harvard-Architektur
- 2 DAG, 2 Serielle Ports
- Programmablaufsteuerung
- Timer
- DMA-Kanäle




ADSP-218x von Analog Devices: Blockschaltbild der ALU




ADSP-218x von Analog Devices: Multiplizier-/Akkumulier-Einheit (MAC)



ADSP-218x von Analog Devices: Blockschaltung der Schieb-/Normalisier-Einheit



ADSP-218x von Analog Devices: Programmablaufsteuerung



16 bit DSP (56F803 Motorola)

